Wie bringe ich Makefile dazu, nur geänderte Dateien neu zu kompilieren?

Ich habe mich ein wenig bemüht, make dazu zu bringen, nur die Dateien zu kompilieren, die bearbeitet wurden. Allerdings hatte ich nicht viel Erfolg und alle Dateien werden neu kompiliert. Kann mir jemand erklären warum?

Meine Dateien sind:

main.c
a_functions.c

wo Haupt c beinhaltet main.h
und a_funktionen.c beinhaltet Ah

Hier ist mein Makefile:

CC=gcc
CFLAGS=-Wall -I. -c
EXEC_FILE=program1


all: program

a_functions.o: a_functions.c
a_functions.c: a.h
main.o: main.c
main.c: main.h

objects: a_functions.c main.c
    $(CC) a_functions.c main.c $(CFLAGS)

program: a_functions.o main.o
    $(CC) a_functions.o main.o -o $(EXEC_FILE)

Das Ändern des Makefiles gemäß den Vorschlägen scheint das gleiche Problem zu haben:

all: program

a_functions.o: a_functions.c a.h
    gcc a_functions.c -c

main.o: main.c main.h
    gcc main.c -c

program: a_functions.o main.o
    gcc a_functions.o main.o -o program1

Das spezifische Problem, von dem Sie sprechen — Machen Sie Neuerstellungen program1 (durch Neuverknüpfung der Objekte) auch wenn sich nichts geändert hat — ist in dieser Regel:

program: a_functions.o main.o
    gcc a_functions.o main.o -o program1

Das Ziel dieser Regel ist program, und Make geht davon aus, dass es sich um eine Datei handelt. Aber da es keine solche Datei gibt, denkt Make jedes Mal, wenn Sie Make ausführen, dass diese Datei neu erstellt werden muss, und führt die Regel aus. Ich schlage vor:

program1: a_functions.o main.o
    gcc a_functions.o main.o -o program1

Oder besser das:

program1: a_functions.o main.o
    gcc $^ -o [email protected]

Oder besser noch das:

$(EXEC_FILE): a_functions.o main.o
    $(CC) $^ -o [email protected]

(Und vergessen Sie nicht, die zu ändern all Regel zu entsprechen.)

Noch ein paar Punkte:

1. Wie @paxdiablo betonte,

   a_functions.o: a_functions.c a.h
   main.o: main.c main.h
   

2. Es macht keinen Sinn, diese Objekte miteinander zu verknüpfen, es sei denn, etwas in einem (wahrscheinlich main.o) ruft etwas im anderen (wahrscheinlich a_functions.o), also würde ich erwarten, eine Abhängigkeit wie diese zu sehen:

   main.o: a.h
   

   Ich vermute also, dass Sie einige unangebrachte Erklärungen haben.

3. Du erklärst ein objects Regel, aber beziehen Sie sich nie darauf. Sie verwenden es also nie wirklich; Make verwendet die Standardregel für %.o: %.c. Ich schlage vor:

   OBJECTS = a_functions.o main.o
   $(OBJECTS): %.o: %.c
       $(CC) $< $(CFLAGS) -o [email protected]
   

   (In diesem Fall können Sie ändern $(EXEC_FILE): a_functions.o main.o zu $(EXEC_FILE): $(OBJECTS).) Oder einfach so:

   %.o: %.c
       $(CC) $< $(CFLAGS) -o [email protected]
   

Nicht sicher, ob dies Ihr spezifisches Problem verursacht, aber die beiden Zeilen:

a_functions.c: a.h
main.c: main.h

sind definitiv falsch, da es im Allgemeinen keinen Befehl gibt, um eine C-Datei basierend auf einem darin enthaltenen Header neu zu erstellen.

C-Dateien hängen nicht von ihren Header-Dateien ab, die Objekte erstellt von diesen C-Dateien tun.

Zum Beispiel ein main.c von:

#include <hdr1.h>
#include <hdr2.h>
int main (void) { return 0; }

wäre im makefile als etwas wie:

main.o: main.c hdr1.h hdr2.h
    gcc -c -o main.o main.c

Veränderung:

a_functions.o: a_functions.c
a_functions.c: a.h
main.o: main.c
main.c: main.h

zu:

a_functions.o: a_functions.c a.h
main.o: main.c main.h

(vorausgesetzt, dass a_functions.c beinhaltet a.h und main.c beinhaltet main.h) und versuche es noch mal.

Wenn diese obige Annahme falsch ist, müssen Sie uns mitteilen, welche C-Dateien welche Header enthalten, damit wir Ihnen die richtigen Regeln mitteilen können.

Wenn Ihre Behauptung ist, dass die makefile auch nach diesen Änderungen immer noch alles baut, müssen Sie sich zwei Dinge ansehen.

Die erste ist die Ausgabe von ls -l auf alle relevanten Dateien, damit Sie sehen können, welche Daten und Uhrzeiten sie haben.

Die zweite ist die tatsächliche Ausgabe von make. Die Ausgabe von make -d wird da besonders hilfreich sein zeigt an welche Dateien und Daten make verwendet, um herauszufinden, was zu tun ist.

In Bezug auf die Untersuchung, make scheint nach folgendem Transkript gut zu funktionieren:

=====
pax$ cat qq.h
#define QQ 1
=====
pax$ cat qq.c
#include "qq.h"
int main(void) { return 0; }
=====
pax$ cat qq.mk
qq: qq.o
        gcc -o qq qq.o

qq.o: qq.c qq.h
        gcc -c -o qq.o qq.c
=====
pax$ touch qq.c qq.h
=====
pax$ make -f qq.mk
gcc -c -o qq.o qq.c
gcc -o qq qq.o
=====
pax$ make -f qq.mk
make: `qq' is up to date.

Dies sehr spät nach der Tatsache, und eigentlich basiert es auf der hervorragenden Antwort von paxdiablo, aber beim Experimentieren habe ich festgestellt, dass Sie keine separaten Ziele für jede .o-Datei benötigen, es sei denn, Sie tun etwas Cleveres.

Also für mein Makefile:

all: program

program: a_functions.o main.o
    gcc a_functions.o main.o -o program

clean: 
    rm -f *.o
    rm -f program

In make 4.1 werden die .o-Dateien automatisch kompiliert, Sie müssen nichts tun, wenn Ihre .o-Dateien dieselben Namen haben wie Ihre Quelldateien. Also wird es automatisch nach a_functions.c, a_functions.h, main.h und main.c suchen. Wenn Sie nicht die erwarteten Quellcodenamen haben, erhalten Sie eine Fehlermeldung wie:

make: *** No rule to make target 'a_functions.o', needed by 'program'.  Stop.

Ich habe auch ein “sauberes” Ziel für Sie hinzugefügt. “Clean” ist nützlich, wenn Sie Ihre Software als Quellcode freigeben müssen oder einfach alle kompilierten Objektdateien und / oder Binärdateien entfernen möchten.

Und das ist alles, was Sie tun müssen.

Speichern Sie dies in “Makefile” und führen Sie Folgendes aus:

$ make

um Ihre Binärdatei zu erstellen. Und

$ make clean 

um die kompilierten Objekte und Binärdateien in Ihrem Code zu bereinigen.