Wie man ein Makefile schreibt, um ein einfaches C-Programm zu kompilieren

Kompilieren Sie das folgende Programm

#include <stdio.h>
int main(void)
{
   printf ("Hello from your first program!\n");
   return 0;
}

a)-unter Verwendung einer Datei vom Typ Makefile

b)-die ausführbare Datei heißt Hello

„Bitte helfen Sie bei einer Übung. Ich weiß, wie man das in CodeBlocks macht, aber ich weiß nicht, was Makefile ist und wie man es unter Linux schreibt. Ich habe es mit dem Befehl „gcc filename.c“ und anschließend „./“ kompiliert. a.out”, aber ich verstehe immer noch nicht, was das Makefile ist. Ist es eine Art Shell-Skript, eine Anleitung? Wie würde ein Makefile für diese Aufgabe genau aussehen? Vielen Dank im Voraus 🙂 “

Dies ist Ihre einfache Make-Datei für das Hello-Programm.

CC      = gcc
CFLAGS  = -g
RM      = rm -f


default: all

all: Hello

Hello: Hello.c
    $(CC) $(CFLAGS) -o Hello Hello.c

clean veryclean:
    $(RM) Hello

Angenommen, Sie haben zwei makefiles in einem Verzeichnis namens makefile.m1 Und makefile.m2 und wenn Sie beide Make-Dateien erstellen möchten, verwenden Sie bitte die folgenden Befehle

make -f makefile.m1
make -f makefile.m2

oder einzeln verwenden Makefile das beinhaltet:

m1:
  make -f makefile.m1

m2:
  make -f makefile.m2

und verwenden make m1 oder make m2

Lassen Sie uns nun Ihre Zweifel über den Namen der Make-Datei ausräumen, die nicht erforderlich ist Makefile

Sie können das Makefile beliebig benennen. Angenommen, ich möchte Namen geben myfirstmakefile.mk. Um es später zu verwenden, müssen Sie make mitteilen, welches Makefile Sie möchten. Verwenden Sie dazu die Option -f:

make -f myfirstmakefile.mk

Und wieder Verlängerung .mk ist auch nicht obligatorisch. Sie können verwenden, was Sie möchten, aber nie vergessen, es zu verwenden -f Möglichkeit.

Möge dies für Sie sinnvoll sein.

A makefile ist ein Rezept für die make Dienstprogramm zum Erstellen einer Datei (genannt a Ziel) aus einigen anderen Dateien (sogenannten Abhängigkeiten) mithilfe einer Reihe von Befehlen, die von der Shell ausgeführt werden. Ein Makefile sieht normalerweise so aus:

target: dependency [...]
        command1
        command2

Versuchen Sie es mit Laufen man make für Details.

Nun zu Ihrer Aufgabe, es besteht wirklich keine Notwendigkeit für ein Makefile, da make hat eingebaute Regeln, die wissen, wie man ein einfaches Programm kompiliert. Alles, was Sie tun müssen, ist, Ihre C-Quelle in einer Datei zu platzieren, die nach dem Namen der ausführbaren Datei benannt ist (Hello) und mit a .c Verlängerung, dh Hello.c.

Dann ein einfaches

$ make Hello
cc     Hello.c   -o Hello

macht alles. Wenn Sie gcc anstelle von cc verwenden möchten, können Sie ausführen

$ rm Hello
$ make CC=gcc Hello
gcc     Hello.c   -o Hello

Wenn Sie Ihrem Ausbilder/Lehrer/Prof sagen, dass ein leeres Makefile alles ist, was Sie brauchen, da Sie wissen, dass die eingebauten Regeln das Richtige tun, erhalten Sie zusätzliche Anerkennung und vielleicht hat Ihr Ausbilder etwas Neues gelernt 🙂 Wenn Sie nach einer Referenz gefragt werden, könnten Sie die relevanten Teile des Herstellerhandbuchs zitieren oder, machen Sie es wie ein Profi, aus dem zitieren POSIX-Standard für das Dienstprogramm makeAbschnitt Standardregeln.

Bevor Sie sich für Makefile entscheiden, müssen Sie wissen, was es ist und warum wir es brauchen

Was ist Makefile?

Makefile ist ein Skript, das in einer bestimmten vorgeschriebenen Syntax geschrieben ist und hilft, die Zielausgabe (normalerweise eine oder mehrere ausführbare Dateien) aus Quelldateien durch Kompilieren und Verknüpfen zu erstellen. Mit einfachen Worten, Makefile kompiliert Ihren Quellcode auf einfache und schnelle Weise. Warum brauchen wir Makefile?

=> Große Projekte können mehrere Quelldateien enthalten, die voneinander abhängig oder hierarchisch angeordnet sind. Um beispielsweise Datei A zu kompilieren, müssen Sie zuerst B kompilieren; Um B zu kompilieren, müssen Sie zuerst C kompilieren; usw.

=> Make ist eine Lösung für diese Probleme. Es kann verwendet werden, um das gesamte Projekt auf übersichtliche Weise zu kompilieren und Ihr Ziel gemäß Ihrer Make-Regel (die wir später besprechen werden) zu generieren, indem Sie einen einzigen Befehl namens make eingeben.

=> Ein wichtiges Merkmal ist, dass, wenn ein Projekt nach einigen Änderungen neu kompiliert wird, es nur die geänderten Dateien und alle anderen davon abhängigen Dateien neu kompiliert. Das spart viel Zeit.

=> Bei einem großen Projekt ist es bei wenigen Änderungen am Quellcode mühsam, fehleranfällig und zeitraubend, das gesamte Projekt jedes Mal manuell neu zu kompilieren.

Hier ist ein schöner Link dafür:So schreiben Sie das erste Makefile

Ein Makefile ist ein Rezept für Computer mit Anweisungen zur Ausführung bestimmter Aufgaben und mit Abhängigkeiten zwischen diesen Aufgaben.

In der einfachen Form sieht das so aus:

a.out: filename.c
        gcc filename.c

Lesen Sie: „Zum Bauen a.out aus filename.cführen Sie den Befehl aus gcc filename.c. Wenn a.out ist neuer als filename.cdann tu nichts”

Hinweis: Das erste Zeichen in der gcc Linie muss eine Registerkarte sein.